IBM informó que unió y enfrió dos módulos criogénicos dentro de un solo entorno. La arquitectura está diseñada para conectar cientos de chips cuánticos y forma parte del desarrollo de IBM Quantum Starling.

Los módulos operaron por debajo de 15 milikelvin
En las pruebas iniciales, el conjunto descendió a 4 kelvin, la temperatura del helio líquido, en menos de cinco días. Poco después alcanzó menos de 15 milikelvin, mientras que los dos módulos operativos superan los ocho pies tanto de alto como de ancho.
Cada módulo incorpora una cámara de vacío con hasta 12 veces más espacio para cableado que los sistemas cuánticos de IBM más utilizados, lo que admite más conexiones entre chips dentro de cada módulo y entre unidades diferentes.
El diseño de formato rectangular permite alinear los módulos y enlazar directamente los procesadores cuánticos mediante la tecnología L-coupler de IBM. Estos acopladores permiten que chips separados compartan información y funcionen como parte de un computador cuántico de mayor escala.

IBM instalará procesadores Nighthawk para ampliar las pruebas
IBM prevé instalar procesadores Quantum Nighthawk en los módulos más adelante en 2026 para ampliar las pruebas de desempeño operativo. Su hoja de ruta contempla usar los L-couplers en 2027 para conectar varios procesadores en un sistema con al menos 1.000 qubits programables.

Jay Gambetta, director de IBM Research e IBM Fellow, vinculó este logro de ingeniería con los avances necesarios para acercar computadores cuánticos tolerantes a fallos a las industrias y con el trabajo paralelo en otras áreas.
“Llevar computadores cuánticos tolerantes a fallos a las industrias depende de varios avances fundamentales. La conexión y operación exitosas de estos módulos criogénicos representan un salto adelante en esa dirección y acelerarán nuestro progreso junto con la innovación continua en hardware, software y algoritmos cuánticos”.
La compañía proyecta presentar IBM Quantum Starling en 2029 y espera que cada módulo criogénico aloje entonces miles de qubits. El sistema integrará desarrollos en corrección de errores, diseño de procesadores, decodificación e ingeniería de sistemas.

